Verilog 的 coding 里，使用 always 或 assign 的问题

Written by:

SKP彭彭